HDL Hackers: Unterschied zwischen den Versionen

aus Metalab, dem offenen Zentrum für meta-disziplinäre Magier und technisch-kreative Enthusiasten.
Wechseln zu: Navigation, Suche
(kat.)
(Mehr Content)
Zeile 3: Zeile 3:
 
Der ''Fachbereich HDLs (Hardware Description Languages) und FPGAs (Field Programmable Gate Arrays)'' beschäftigt sich mit dem Design komplexer logischer Schaltkreise am Computer mittels Hochsprachen zur Hardwarebeschreibung wie Verilog HDL oder VHDL.
 
Der ''Fachbereich HDLs (Hardware Description Languages) und FPGAs (Field Programmable Gate Arrays)'' beschäftigt sich mit dem Design komplexer logischer Schaltkreise am Computer mittels Hochsprachen zur Hardwarebeschreibung wie Verilog HDL oder VHDL.
  
= Verilog HDL Workshop =
+
Dabei liegt aus praktischen Ueberlegungen der Schwerpunkt auf FPGAs, aber auch Bereiche wie VLSI CMOS
 +
Design sollen nicht zu kurz kommen.
 +
 
 +
= Termine =
 +
 
 +
== 29.7.2006: Verilog HDL Workshop ==
  
 
Clifford wird einen [http://de.wikipedia.org/wiki/Verilog Verilog HDL] Workshop (aka ''Hardware Hacken ohne Loetkolben - Workshop'') halten. Angestrebter Termin ist Sa., 29.7.2006., 16:00
 
Clifford wird einen [http://de.wikipedia.org/wiki/Verilog Verilog HDL] Workshop (aka ''Hardware Hacken ohne Loetkolben - Workshop'') halten. Angestrebter Termin ist Sa., 29.7.2006., 16:00
Zeile 16: Zeile 21:
 
* [[user:Roodi|roodi]]
 
* [[user:Roodi|roodi]]
 
* [[user:harald|harald]]
 
* [[user:harald|harald]]
* weitere hier eintragen
+
 
 +
= Software =
 +
 
 +
Kurze pointer zu (freier und nicht ganz so freier) Software im EDA bereich. Bitte nur Software hier
 +
eintragen die man auch wirklich empfehlen kann. Es gibt eine ganze menge OSS projekte die von sich
 +
behaupten gute EDA/CAD programme zu sein. Die Schwierigkeit liegt hierbei darin die wirklich brauchbaren
 +
zu finden.
 +
 
 +
== Icarus Verilog ==
 +
 
 +
Netter Verilog HDL simulator. Kann auch synthese nach EDIF 2.0 netzlisten mit LPM library, wenn man sich
 +
aber die netzlisten mal ansieht kommt man drauf das man dieses feature nicht ganz so ernst nehmen kann.
 +
 
 +
Einige der neueren Verilog HDL features (z.bsp. generatoren) werden kaum oder granicht unterstuetzt.
 +
Dennoch ist Icarus Verilog der beste (i.e. einzige brauchbare) freie Verilog HDL simulator den ich kenne.
 +
 
 +
http://www.icarus.com/eda/verilog/
 +
 
 +
== TKGate ==
 +
 
 +
TKGate ist ein digital circuit simulator with einer GUI in der man Schaltplaene zeichnen kann. Das nette:
 +
TKGate benutzt als dateiformat Verilog Netzlisten (bzw. ein subset davon) und legt angaben zum layout im
 +
GUI in kommentaren ab. Damit ist es moeglich module in TKGate zu designen (und mit dem eingebauten
 +
simulator ein wenig zu testen) und dann in groesseren Verilog projekten zu verwenden.
 +
 
 +
TKGate hat ein sehr gutes Tutorial in dem die wichtigsten Features erklaert werden das beim Starten
 +
automatisch geladen wird (bis man das in den optionen ausschaltet).
 +
 
 +
http://sourceforge.net/projects/tkgate
 +
 
 +
== Xilinx ISE WebPACK ==
 +
 
 +
Von Xilinx gibt es mit dem WebPACK eine gratis-version ihrer Entwicklungsumgebung fuer Windows und Linux. Die installation unter Linux hat es ein wenig in sich wenn man nicht gerade RedHat in der richtigen Version verwendet und die GUI-Teile sind unter Windows wirklich schoener gemacht, ansonsten ist das teil recht
 +
brauchbar solange man sich auf FPGAs beschraenkt, da das ja das zielpublikum von Xilinx ist. Da man
 +
Transitoren und Transfer-Gates hier weder zeichnen noch simulieren kann ist das WebPACK auch fuer das rein
 +
theoretische rumbasteln mit CMOS Designs ungeeignet.
 +
 
 +
http://www.xilinx.com/ise/logic_design_prod/webpack.htm
 +
 
 +
== Electric ==
 +
 
 +
Electric ist ein GNU CAD programm fuer CMOS ASIC design (in Java). Bis jetzt ist es das beste Programm das
 +
ich kenne um CMOS Masken zu zeichnen und hat eigentlich alles was man sich fuer die aufgabe erwartet
 +
(inklusive direkte anbindung an SPICE fuer die simulation der elektrischen eigenschaften der Schaltungen).
 +
 
 +
Leider finde ich die Bedienung sehr unhantlich (ich hab ne halbe stunde gebraucht um um ein einfaches
 +
CMOS NOT Gatter aus zwei Transistoren (mit zugehoeriger N-Wanne, etc) zu designen. Wie gut die constraint
 +
checking features von Electric sind kann ich derzeit leider nicht sagen, ich bin jetzt erst mal wieder
 +
auf der suche nach einem Tool dessen Benutzerfuehrung mir mehr zusagt.
 +
 
 +
http://www.gnu.org/software/electric/
  
 
[[Kategorie:Workshops]]
 
[[Kategorie:Workshops]]
 
[[Kategorie:Interessensgebiete]]
 
[[Kategorie:Interessensgebiete]]
 
[[Kategorie:WhateverLab]]
 
[[Kategorie:WhateverLab]]

Version vom 19. Januar 2007, 16:41 Uhr

Fachbereich HDLs und FPGAs

Der Fachbereich HDLs (Hardware Description Languages) und FPGAs (Field Programmable Gate Arrays) beschäftigt sich mit dem Design komplexer logischer Schaltkreise am Computer mittels Hochsprachen zur Hardwarebeschreibung wie Verilog HDL oder VHDL.

Dabei liegt aus praktischen Ueberlegungen der Schwerpunkt auf FPGAs, aber auch Bereiche wie VLSI CMOS Design sollen nicht zu kurz kommen.

Termine

29.7.2006: Verilog HDL Workshop

Clifford wird einen Verilog HDL Workshop (aka Hardware Hacken ohne Loetkolben - Workshop) halten. Angestrebter Termin ist Sa., 29.7.2006., 16:00

Interessenten:

Software

Kurze pointer zu (freier und nicht ganz so freier) Software im EDA bereich. Bitte nur Software hier eintragen die man auch wirklich empfehlen kann. Es gibt eine ganze menge OSS projekte die von sich behaupten gute EDA/CAD programme zu sein. Die Schwierigkeit liegt hierbei darin die wirklich brauchbaren zu finden.

Icarus Verilog

Netter Verilog HDL simulator. Kann auch synthese nach EDIF 2.0 netzlisten mit LPM library, wenn man sich aber die netzlisten mal ansieht kommt man drauf das man dieses feature nicht ganz so ernst nehmen kann.

Einige der neueren Verilog HDL features (z.bsp. generatoren) werden kaum oder granicht unterstuetzt. Dennoch ist Icarus Verilog der beste (i.e. einzige brauchbare) freie Verilog HDL simulator den ich kenne.

http://www.icarus.com/eda/verilog/

TKGate

TKGate ist ein digital circuit simulator with einer GUI in der man Schaltplaene zeichnen kann. Das nette: TKGate benutzt als dateiformat Verilog Netzlisten (bzw. ein subset davon) und legt angaben zum layout im GUI in kommentaren ab. Damit ist es moeglich module in TKGate zu designen (und mit dem eingebauten simulator ein wenig zu testen) und dann in groesseren Verilog projekten zu verwenden.

TKGate hat ein sehr gutes Tutorial in dem die wichtigsten Features erklaert werden das beim Starten automatisch geladen wird (bis man das in den optionen ausschaltet).

http://sourceforge.net/projects/tkgate

Xilinx ISE WebPACK

Von Xilinx gibt es mit dem WebPACK eine gratis-version ihrer Entwicklungsumgebung fuer Windows und Linux. Die installation unter Linux hat es ein wenig in sich wenn man nicht gerade RedHat in der richtigen Version verwendet und die GUI-Teile sind unter Windows wirklich schoener gemacht, ansonsten ist das teil recht brauchbar solange man sich auf FPGAs beschraenkt, da das ja das zielpublikum von Xilinx ist. Da man Transitoren und Transfer-Gates hier weder zeichnen noch simulieren kann ist das WebPACK auch fuer das rein theoretische rumbasteln mit CMOS Designs ungeeignet.

http://www.xilinx.com/ise/logic_design_prod/webpack.htm

Electric

Electric ist ein GNU CAD programm fuer CMOS ASIC design (in Java). Bis jetzt ist es das beste Programm das ich kenne um CMOS Masken zu zeichnen und hat eigentlich alles was man sich fuer die aufgabe erwartet (inklusive direkte anbindung an SPICE fuer die simulation der elektrischen eigenschaften der Schaltungen).

Leider finde ich die Bedienung sehr unhantlich (ich hab ne halbe stunde gebraucht um um ein einfaches CMOS NOT Gatter aus zwei Transistoren (mit zugehoeriger N-Wanne, etc) zu designen. Wie gut die constraint checking features von Electric sind kann ich derzeit leider nicht sagen, ich bin jetzt erst mal wieder auf der suche nach einem Tool dessen Benutzerfuehrung mir mehr zusagt.

http://www.gnu.org/software/electric/