HDL Hackers: Unterschied zwischen den Versionen

← Zum vorherigen Versionsunterschied Zum nächsten Versionsunterschied →

VisuellWikitext

@@ Zeile 23: / Zeile 23: @@
 Clifford wird einen [http://de.wikipedia.org/wiki/Verilog Verilog HDL] Workshop (aka ''Hardware Hacken ohne Loetkolben - Workshop'') halten. Angestrebter Termin ist Sa., 29.7.2006., 16:00
+== NOCH KEIN TERMIN: Vom Halbleiter zum Gatter ==
+[[user:clifford|Clifford]] gibt eine kurze Einfuehrung in die unterste Ebene moderner CMOS Logikschaltungen. Es handelt sich hier um
+eine "zuruecklehnen und beriseln lassen" praesentation mit dem Ziel ein grundlegendes Verstaendnis fuer das Funktionieren digitaler
+CMOS schaltungen aufzubauen.
+* Grundlagen Halbleiterelektronik
+* nMOS und pMOS FE-Transistoren
+* Buffer, Inverter und Transfer-Gates
+* Grundlagen der Complimentaerlogik (CMOS)
+* Aufbau verschiedener Gatter aus MOS-FETs
+* Aufbau verschiedener Speicherschaltungen
+* Staendiges Problemkind Clock-Lines
+* Busse und Tristate-Buffer vs. Multiplexer
+* Grundlagen des CMOS Fertigungsprozesses
+* Grundlagen des CMOS Designs (Lambda-Constraints)
+* Maskenbeispiele einfacher CMOS Schaltungen
+Fuer das Verstaendnis der Praesentation wird vorausgesetzt:
+* Grundlegendes Verstaendnis von Logikgattern wie es auch fuers Programmieren notwendig ist (was bedeutet AND, OR, XOR und NOT).
+* Neugierde
+ Terminvorschlaege und Kommentare bitte nach dieser Zeile einfuegen
+== NOCH KEIN TERMIN: Entwurfsmuster digitaler Schaltungen ==
+Digitale Schaltungen bestehen im wesentlichen aus immer wiederkehrenden Grundmustern. Wenn man diese Grundmuster kennt ist die
+Herangehensweise fuer das Erstellen komplexer Logikschaltungen wie beispielsweise CPUs viel klarer. Diese Praesentation von
+[[user:clifford|Clifford]] handelt nacheinander die wichtigsten Entwurfsmuster ab und soll so eine idee davon vermitteln wie aus
+einzelnen Gattern komplexe Funktionen implementiert werden koennen.
+* Ueberblick ueber die Logischen Gatter
+* Ueberblick ueber andere Grundelemente (FlipFlops, Latches, Multiplexer)
+* Ripple-Carry-Adder als Beispiel fuer zusammengesetzte Logikelemente
+* Aus dem Addierwerk wird ein Zaehlwerk
+* Finite-State-Machines und Steuerwerke
+* Lookup-Tables und Decoder
+* Richtiges Pipelining
+* Gatter vs. Transistor
+* Designflow, Y-Diagram
+Fuer das Verstaendnis der Praesentation wird vorausgesetzt:
+* Grundlegendes Verstaendnis von Logikgattern wie es auch fuers Programmieren notwendig ist (was bedeutet AND, OR, XOR und NOT).
+* Neugierde
+ Terminvorschlaege und Kommentare bitte nach dieser Zeile einfuegen
 = Software =