HDL Hackers: Unterschied zwischen den Versionen
Zeile 180: | Zeile 180: | ||
elektrischen eigenschaften von MOS-FETs, einfuehrung in VHDL und Verilog HDL, Schaltungslayout, Simulation und Test | elektrischen eigenschaften von MOS-FETs, einfuehrung in VHDL und Verilog HDL, Schaltungslayout, Simulation und Test | ||
sowie Designflow und Entwurfsmethoden. Kaum eine Frage zu CMOS Design die der Weste offen laesst. | sowie Designflow und Entwurfsmethoden. Kaum eine Frage zu CMOS Design die der Weste offen laesst. | ||
Zusatzmaterial: http://www.aw-bc.com/weste/ | |||
== Verilog HDL von Samir Palnitkar == | == Verilog HDL von Samir Palnitkar == |