HDL Hackers: Unterschied zwischen den Versionen
K →Qucs |
|||
| (10 dazwischenliegende Versionen von 3 Benutzern werden nicht angezeigt) | |||
| Zeile 19: | Zeile 19: | ||
* [[user:MariusKintel|MariusKintel]] | * [[user:MariusKintel|MariusKintel]] | ||
* [[user:Lydschi|Lydschi]] | * [[user:Lydschi|Lydschi]] | ||
* mec | |||
* wd | |||
= Termine = | = Termine = | ||
| Zeile 24: | Zeile 26: | ||
== 29.7.2006: Verilog HDL Workshop == | == 29.7.2006: Verilog HDL Workshop == | ||
Clifford | Clifford hat einen [http://de.wikipedia.org/wiki/Verilog Verilog HDL] Workshop (aka ''Hardware Hacken ohne Loetkolben - Workshop'') gehalten. Termin war Sa., 29.7.2006., 16:00 | ||
== 7.3.2007: Vom | == 7.3.2007: Vom Transistor zum Gatter == | ||
[[user:clifford|Clifford]] | [[user:clifford|Clifford]] gab eine abendfuellende Einfuehrung in die unterste Ebene moderner CMOS Logikschaltungen. Die Folien zur Presentation gibt es auf Cliffords Homepage: http://www.clifford.at/papers/2007/cmosbasics/ | ||
Es wird angedacht mal eine Wiederholung des Vortrags auf mehrere Termine aufgeteilt zu machen. | |||
== NOCH KEIN TERMIN: Entwurfsmuster digitaler Schaltungen == | == NOCH KEIN TERMIN: Entwurfsmuster digitaler Schaltungen == | ||
| Zeile 115: | Zeile 92: | ||
Button upzudaten. | Button upzudaten. | ||
Auf der Digital-HDL Seite bietet Qucs Support fuer VHDL und Verilog-HDL. Darueber hinaus scheinen die Dateiformate von Qucs recht einfach zu parsende XML-aehnliche Dateien zu seien - es sollte also auch recht einfach sein daraus diverse Netzlisten zu erstellen. | |||
einfach zu parsende XML-aehnliche Dateien zu seien - es sollte also recht einfach | |||
Netzlisten zu erstellen. | |||
http://qucs.sourceforge.net/ | http://qucs.sourceforge.net/ | ||
| Zeile 180: | Zeile 155: | ||
elektrischen eigenschaften von MOS-FETs, einfuehrung in VHDL und Verilog HDL, Schaltungslayout, Simulation und Test | elektrischen eigenschaften von MOS-FETs, einfuehrung in VHDL und Verilog HDL, Schaltungslayout, Simulation und Test | ||
sowie Designflow und Entwurfsmethoden. Kaum eine Frage zu CMOS Design die der Weste offen laesst. | sowie Designflow und Entwurfsmethoden. Kaum eine Frage zu CMOS Design die der Weste offen laesst. | ||
Zusatzmaterial: http://www.aw-bc.com/weste/ | |||
== Verilog HDL von Samir Palnitkar == | == Verilog HDL von Samir Palnitkar == | ||
| Zeile 192: | Zeile 169: | ||
Eine recht vollstaendige Abhandlung ueber die gaengigsten Algorithmen zur Entwurfsautomatisierung. Eigentlich nur interessant fuer Leute die wirklich CMOS Design machen oder FPGA Place&Route Tools selbst entwickeln wollen. Um die Beispiele aus dem CMOS Bereich zu verstehen empfiehlt es sich zumindest das Einfuehrungskapitel vom Weste zu lesen. | Eine recht vollstaendige Abhandlung ueber die gaengigsten Algorithmen zur Entwurfsautomatisierung. Eigentlich nur interessant fuer Leute die wirklich CMOS Design machen oder FPGA Place&Route Tools selbst entwickeln wollen. Um die Beispiele aus dem CMOS Bereich zu verstehen empfiehlt es sich zumindest das Einfuehrungskapitel vom Weste zu lesen. | ||
Vortragsfolien: http://www.ifte.de/lienig/layout/index.html | |||
== Prozessorbau von Christian Siemers == | == Prozessorbau von Christian Siemers == | ||