HDL Hackers: Unterschied zwischen den Versionen
K →Qucs |
|||
| (27 dazwischenliegende Versionen von 7 Benutzern werden nicht angezeigt) | |||
| Zeile 18: | Zeile 18: | ||
* naxx | * naxx | ||
* [[user:MariusKintel|MariusKintel]] | * [[user:MariusKintel|MariusKintel]] | ||
* [[user:Lydschi|Lydschi]] | |||
* mec | |||
* wd | |||
= Termine = | = Termine = | ||
| Zeile 23: | Zeile 26: | ||
== 29.7.2006: Verilog HDL Workshop == | == 29.7.2006: Verilog HDL Workshop == | ||
Clifford | Clifford hat einen [http://de.wikipedia.org/wiki/Verilog Verilog HDL] Workshop (aka ''Hardware Hacken ohne Loetkolben - Workshop'') gehalten. Termin war Sa., 29.7.2006., 16:00 | ||
== | == 7.3.2007: Vom Transistor zum Gatter == | ||
[[user:clifford|Clifford]] | [[user:clifford|Clifford]] gab eine abendfuellende Einfuehrung in die unterste Ebene moderner CMOS Logikschaltungen. Die Folien zur Presentation gibt es auf Cliffords Homepage: http://www.clifford.at/papers/2007/cmosbasics/ | ||
Es wird angedacht mal eine Wiederholung des Vortrags auf mehrere Termine aufgeteilt zu machen. | |||
== NOCH KEIN TERMIN: Entwurfsmuster digitaler Schaltungen == | == NOCH KEIN TERMIN: Entwurfsmuster digitaler Schaltungen == | ||
| Zeile 95: | Zeile 74: | ||
http://www.icarus.com/eda/verilog/ | http://www.icarus.com/eda/verilog/ | ||
== GTKWave == | |||
Waveform-Viewer fuer VCD (Value Change Dump, beliebtes Dateiformat fuer die Ausgabe von Verilog | |||
Simulationen) und ein paar andere Formate. Fehlersuche in komplexeren HDL Designs ist fast | |||
unmoeglich ohne halbwegs brauchbaren Waveform-Viewer. GTKWave ist da ein recht brauchbarer | |||
Vertreter dieser Gruppe von Programmen. | |||
http://home.nc.rr.com/gtkwave/ | |||
== Qucs == | |||
Qucs (Quite Universal Circuit Simulator) ist ein sehr vielseitiger circuit simulator (digital wie analog) mit einer | |||
GUI um Schaltplaene zu zeichnen. Die Autoren bezeichnen das Projekt als noch in einem sehr fruehen Stadium befindlich. | |||
Um so beeindruckender ist was alles bereits geht. Besonders nett ist die Moeglichkeit Diagramme mit den Ergebnisen | |||
unterschiedlicher Simulationsdurchlaeufe in die Schematics einzubinden und mit einem einfachen click auf den 'Simulate' | |||
Button upzudaten. | |||
Auf der Digital-HDL Seite bietet Qucs Support fuer VHDL und Verilog-HDL. Darueber hinaus scheinen die Dateiformate von Qucs recht einfach zu parsende XML-aehnliche Dateien zu seien - es sollte also auch recht einfach sein daraus diverse Netzlisten zu erstellen. | |||
http://qucs.sourceforge.net/ | |||
== TKGate == | == TKGate == | ||
TKGate ist ein digital circuit simulator | TKGate ist ein digital circuit simulator mit einer GUI in der man Schaltplaene zeichnen kann. Das nette: | ||
TKGate benutzt als dateiformat Verilog Netzlisten (bzw. ein subset davon) und legt angaben zum layout im | TKGate benutzt als dateiformat Verilog Netzlisten (bzw. ein subset davon) und legt angaben zum layout im | ||
GUI in kommentaren ab. Damit ist es moeglich module in TKGate zu designen (und mit dem eingebauten | GUI in kommentaren ab. Damit ist es moeglich module in TKGate zu designen (und mit dem eingebauten | ||
| Zeile 107: | Zeile 107: | ||
http://sourceforge.net/projects/tkgate | http://sourceforge.net/projects/tkgate | ||
== Electric == | == Electric == | ||
| Zeile 143: | Zeile 134: | ||
Links zu den wichtigsten SPICE implementierungen gibt es auf Wikipedia:<br/> | Links zu den wichtigsten SPICE implementierungen gibt es auf Wikipedia:<br/> | ||
http://en.wikipedia.org/wiki/SPICE | http://en.wikipedia.org/wiki/SPICE | ||
== Xilinx ISE WebPACK == | |||
Von Xilinx gibt es mit dem WebPACK eine gratis-version ihrer Entwicklungsumgebung fuer Windows und Linux. Die installation unter Linux hat es ein wenig in sich wenn man nicht gerade RedHat in der richtigen Version verwendet und die GUI-Teile sind unter Windows wirklich schoener gemacht, ansonsten ist das teil recht | |||
brauchbar solange man sich auf FPGAs beschraenkt, da das ja das zielpublikum von Xilinx ist. Da man | |||
Transitoren und Transfer-Gates hier weder zeichnen noch simulieren kann ist das WebPACK auch fuer das rein | |||
theoretische rumbasteln mit CMOS Designs ungeeignet. | |||
http://www.xilinx.com/ise/logic_design_prod/webpack.htm | |||
= Buecher = | = Buecher = | ||
Wenn [[user:clifford|Clifford]] sie nicht gerade bei | Wenn [[user:clifford|Clifford]] sie nicht gerade bei sich daheim hat liegen die im Lab in der Bibliothek. | ||
== CMOS VLSI Design von Neil H.E. Weste == | == CMOS VLSI Design von Neil H.E. Weste == | ||
| Zeile 155: | Zeile 155: | ||
elektrischen eigenschaften von MOS-FETs, einfuehrung in VHDL und Verilog HDL, Schaltungslayout, Simulation und Test | elektrischen eigenschaften von MOS-FETs, einfuehrung in VHDL und Verilog HDL, Schaltungslayout, Simulation und Test | ||
sowie Designflow und Entwurfsmethoden. Kaum eine Frage zu CMOS Design die der Weste offen laesst. | sowie Designflow und Entwurfsmethoden. Kaum eine Frage zu CMOS Design die der Weste offen laesst. | ||
Zusatzmaterial: http://www.aw-bc.com/weste/ | |||
== Verilog HDL von Samir Palnitkar == | == Verilog HDL von Samir Palnitkar == | ||
| Zeile 167: | Zeile 169: | ||
Eine recht vollstaendige Abhandlung ueber die gaengigsten Algorithmen zur Entwurfsautomatisierung. Eigentlich nur interessant fuer Leute die wirklich CMOS Design machen oder FPGA Place&Route Tools selbst entwickeln wollen. Um die Beispiele aus dem CMOS Bereich zu verstehen empfiehlt es sich zumindest das Einfuehrungskapitel vom Weste zu lesen. | Eine recht vollstaendige Abhandlung ueber die gaengigsten Algorithmen zur Entwurfsautomatisierung. Eigentlich nur interessant fuer Leute die wirklich CMOS Design machen oder FPGA Place&Route Tools selbst entwickeln wollen. Um die Beispiele aus dem CMOS Bereich zu verstehen empfiehlt es sich zumindest das Einfuehrungskapitel vom Weste zu lesen. | ||
Vortragsfolien: http://www.ifte.de/lienig/layout/index.html | |||
== Prozessorbau von Christian Siemers == | == Prozessorbau von Christian Siemers == | ||